1月5日,全球領(lǐng)先的集成電路制造和技術(shù)服務(wù)提供商長(zhǎng)電科技宣布,公司XDFOI Chiplet高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段,同步實(shí)現(xiàn)國(guó)際客戶(hù)4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨,最大封裝體面積約為1500mm2的系統(tǒng)級(jí)封裝。

隨著近年來(lái)高性能計(jì)算、人工智能、5G、汽車(chē)、云端等應(yīng)用的蓬勃發(fā)展,要求芯片成品制造工藝持續(xù)革新以彌補(bǔ)摩爾定律的放緩,先進(jìn)封裝技術(shù)變得越來(lái)越重要。應(yīng)市場(chǎng)發(fā)展之需,長(zhǎng)電科技于2021年7月正式推出面向Chiplet(小芯片)的高密度多維異構(gòu)集成技術(shù)平臺(tái)XDFOI,利用協(xié)同設(shè)計(jì)理念實(shí)現(xiàn)了芯片成品集成與測(cè)試一體化,涵蓋2D、2.5D、3D Chiplet集成技術(shù)。

經(jīng)過(guò)持續(xù)研發(fā)與客戶(hù)產(chǎn)品驗(yàn)證,長(zhǎng)電科技XDFOI不斷取得突破,可有效解決后摩爾時(shí)代客戶(hù)芯片成品制造的痛點(diǎn),通過(guò)小芯片異構(gòu)集成技術(shù),在有機(jī)重布線(xiàn)堆疊中介層(RDL Stack Interposer, RSI)上,放置一顆或多顆邏輯芯片(CPU/GPU等),以及I/O Chiplet 和/或高帶寬內(nèi)存芯片(HBM)等,形成一顆高集成度的異構(gòu)封裝體,一方面可將高密度f(wàn)cBGA基板進(jìn)行“瘦身”,將部分布線(xiàn)層轉(zhuǎn)移至有機(jī)重布線(xiàn)堆疊中介層基板上,利用有機(jī)重布線(xiàn)堆疊中介層最小線(xiàn)寬線(xiàn)距2μm及多層再布線(xiàn)的優(yōu)勢(shì),縮小芯片互連間距,實(shí)現(xiàn)更加高效、更為靈活的系統(tǒng)集成,另一方面,也可將部分SoC上互連轉(zhuǎn)移到有機(jī)重布線(xiàn)堆疊中介層, 從而得以實(shí)現(xiàn)以Chiplet為基礎(chǔ)的架構(gòu)創(chuàng)新,而最終達(dá)到性能和成本的雙重優(yōu)勢(shì)。

目前,長(zhǎng)電科技XDFOI技術(shù)可將有機(jī)重布線(xiàn)堆疊中介層厚度控制在50μm以?xún)?nèi),微凸點(diǎn)(μBump)中心距為40μm,實(shí)現(xiàn)在更薄和更小單位面積內(nèi)進(jìn)行高密度的各種工藝集成,達(dá)到更高的集成度、更強(qiáng)的模塊功能和更小的封裝尺寸。同時(shí),還可以在封裝體背面進(jìn)行金屬沉積,在有效提高散熱效率的同時(shí),根據(jù)設(shè)計(jì)需要增強(qiáng)封裝的電磁屏蔽能力,提升芯片成品良率。

長(zhǎng)電科技充分發(fā)揮XDFOI Chiplet高密度多維異構(gòu)集成系列工藝的技術(shù)優(yōu)勢(shì),已在高性能計(jì)算、人工智能、5G、汽車(chē)電子等領(lǐng)域應(yīng)用,向客戶(hù)提供了外型更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案,滿(mǎn)足日益增長(zhǎng)的終端市場(chǎng)需求。